基于QuartusⅡ的码型检测器的设计与仿真

以计算机为基本工作平台,以VHDL为系统逻辑描述的主要表达方式,以FPGA为设计载体,设计出了通信系统中同步码组码型的检测系统,应用QuartusⅡ7.2的综合器和仿真器对系统进行了编译和仿真,并得出了正确的仿真结果。