| 实现基于FPGA的硬件算法加速器 |
| |
| 引用本文： | 叶淑群,陈鸿鹏,梁士坤.实现基于FPGA的硬件算法加速器[J].宝鸡文理学院学报(自然科学版),2006,26(2):154-155,168. |
| |
| 作者姓名： | 叶淑群 陈鸿鹏 梁士坤 |
| |
| 作者单位： | 广东医学院,物理与电子学实验室,广东,湛江,524023;广东医学院,物理与电子学实验室,广东,湛江,524023;广东医学院,物理与电子学实验室,广东,湛江,524023 |
| |
| 摘 要： | 目的通过具体的方法和示例,说明使用FPGA来实现硬件算法加速是一种较好的方法。方法通过采用FPGA实现CRC算法的硬件加速器与采用传统的软件优化相比较,说明FPGA的优越性。结果基于FPGA的硬件算法加速器,既可提高系统的计算能力,也可节约成本,缩小系统体积。结论根据目标系统的功能需求,使用FPGA来实现硬件算法加速是一种有效、简便、经济的方法。
|
| 关 键 词： | 硬件算法加速器 FPGA处理器 CRC外围电路 |
| 文章编号： | 1007-1261（2006）02-0154-02 |
| 收稿时间： | 2005-09-27 |
| 修稿时间： | 2005-09-272006-01-11 |
The hardware arithmetic accelerator based on FPGA |
| |
| YE Shu-qun,CHEN Hong-peng,LIANG Shi-kun.The hardware arithmetic accelerator based on FPGA[J].Journal of Baoji College of Arts and Science(Natural Science Edition),2006,26(2):154-155,168. |
| |
| Authors: | YE Shu-qun CHEN Hong-peng LIANG Shi-kun |
| |
| Abstract: | Aim To demonstrate that FPGA is a better method to accelerate hardware arithmetic through some methods and examples.Methods The advantages of FPGA were illustrated through comparing the traditional software and FPGA.Results FPGA method can improve system computational abilities,economize the cost and decrease the volume.Conclusion FPGA method is an effective,convenient and economic method to ware arithmetic. |
| |
| Keywords: | hardware arithmetic accelerator FPGA processor CRC external circuit |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
