| 0.6μm CMOS工艺串行接口电路设计 |
| |
| 引用本文： | 孙玲,陈海进. 0.6μm CMOS工艺串行接口电路设计[J]. 南通大学学报(自然科学版), 2004, 3(4): 91-93 |
| |
| 作者姓名： | 孙玲 陈海进 |
| |
| 作者单位： | 南通大学,江苏,南通,226007 |
| |
| 基金项目： | 南通工学院自然科学基金资助项目(院自200340) |
| |
| 摘 要： | 采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降低了研究成本。
|
| 关 键 词： | 串并转换 版图 CMOS互补逻辑 |
| 文章编号： | 1671-5314(2004)04-0091-03 |
The Interface Circuit Design Based on CMOS Technology |
| |
| SUN Ling,CHEN Hai - jin. The Interface Circuit Design Based on CMOS Technology[J]. Journal of Nantong University (Natural Science Edition), 2004, 3(4): 91-93 |
| |
| Authors: | SUN Ling CHEN Hai - jin |
| |
| Abstract: | |
| |
| Keywords: | serial - to - parallel layout CMOS complementary logic |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
