浮点数除法器的FPGA实现

由于在QuartusII中自带的除法运算的兆模块lpm_division的输出结果是以商和余数的形式输出,不能满足应用要求,笔者提出了一种基于FPGA的浮点除法器的硬件实现方法。根据除法的本质是移位相减的原理,及浮点数规格化的要求,采用模块化设计方法分别对各模块进行设计。在MaxplusⅡ上进行综合仿真测试后,证明该模块运算准确、精度高且具有很好的移植性。