|
|||||
|
|
| 3.75GHz 0.35μm CMOS1∶4静态分频器集成电路设计 | |
| 作者姓名： | 包志华 景为平 |
| 作者单位： | 南通工学院信息工程系 江苏南通226007(包志华)，南通工学院信息工程系 江苏南通226007(景为平) |
| 摘 要： | 给出了一个利用 0 35 μmCMOS工艺实现的 1∶4静态分频器设计方法。该分频器采用源极耦合场效应管逻辑电路 ,基本结构与T触发器相同。测试结果表明 ,当电源电压为 3 3V、输入信号峰峰值为 0 5V时 ,芯片可以工作在 3 75GHz,功耗为 78mW。 |
| 关 键 词： | 集成电路 分频器 CMOS工艺 |
| 本文献已被 CNKI 等数据库收录！ | |