| 10位100MHz采样保持电路设计 |
| |
| 引用本文： | 叶栋,王建明.10位100MHz采样保持电路设计[J].北京师范大学学报(自然科学版),2009,45(2):164-167. |
| |
| 作者姓名： | 叶栋 王建明 |
| |
| 作者单位： | 北京师范大学信息科学与技术学院,100875,北京;北京师范大学信息科学与技术学院,100875,北京 |
| |
| 摘 要： | 设计了一种适用于10位100MHz的流水线模数转换器的采样保持电路.利用SMIC0.13μmCMOS工艺,设计了一个直流增益为87.6dB的全差分自举增益放大器,其功耗仅7.2mW,且达到0.05%精度的响应时间小于4ns.在采样时钟频率为100MHz,输入信号频率为10MHz时,该采样保持电路的无杂散动态范围(SFDR)为80.7dB.
|
| 关 键 词： | 采样保持电路 ADC 自举增益放大器 |
DESIGN OF A 10 bit, 100 MHz SAMPLE-HOLD CIRCUIT |
| |
| YE Dong,WANG Jianming.DESIGN OF A 10 bit, 100 MHz SAMPLE-HOLD CIRCUIT[J].Journal of Beijing Normal University(Natural Science),2009,45(2):164-167. |
| |
| Authors: | YE Dong WANG Jianming |
| |
| Institution: | College of Information Science and Technology;Beijing Normal University;100875;Beijing;China |
| |
| Abstract: | |
| |
| Keywords: | sample and hold circuit ADC gain-boosted OTA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
