| 二维布图结构的VLSI单元优化算法 |
| |
| 引用本文： | 徐东民,陈允康,葛守仁. 二维布图结构的VLSI单元优化算法[J]. 清华大学学报(自然科学版), 1995, 0(1) |
| |
| 作者姓名： | 徐东民 陈允康 葛守仁 |
| |
| 作者单位： | 清华大学电机工程与应用电子技术系，美国加州伯克利大学 |
| |
| 基金项目： | 国家自然科学基金,美国国家自然科学基金 |
| |
| 摘 要： | 针对阵列优化问题提出了一种反复“压缩”和“放松”的算法ＳＱＵＥＥＺＥＲ。此算法在每一“压缩”和“放松”过程中，首先使用“贪婪的”（ｇｒｅｅｄｙ）方法来压缩布图面积，直到面积不再减小，再对被压缩在一起的单元进行“放松”，允许布图面积适当增大，使布图的拓扑结构得以改变，然后对放松的布图再进行“压缩”和“放松”。算法对给定的初始布图反复地“压缩”和“放松”，直到满足终止条件（如几次选代过后布图面积不再减小等）为止。测试实验结果表明，本算法和“模拟退火”算法一样，具有绕开局部最优的能力，且运算速度较快。实验结果令人满意。
|
| 关 键 词： | 单元自动生成，阵列优化，压缩，集成电路布图 |
An array optimization algorithm for VLSI layout |
| |
| Xu Dongmin,Chen Yunkang,Ernest S.Kuh. An array optimization algorithm for VLSI layout[J]. Journal of Tsinghua University(Science and Technology), 1995, 0(1) |
| |
| Authors: | Xu Dongmin Chen Yunkang Ernest S.Kuh |
| |
| Affiliation: | Xu Dongmin,Chen Yunkang,Ernest S.KuhDepartment of Electrical Engineering and Applied Electronic TechnologyTsinghua University,Beijing,ChinaDepartment of Electrical Engineering and Computer ScienceUniversity of California,Berkeley,USA |
| |
| Abstract: | |
| |
| Keywords: | automatic cell generation array optimization compaction VLSI (very large scale integrated) layout |
| 本文献已被 CNKI 等数据库收录！ |
|
