用于图像识别的高能效脉冲神经网络加速器设计

针对基于通用处理器解决方案在图像识别应用中速度慢、功耗高的问题，提出了一种高能效的脉冲神经网络加速器设计方案。首先，采用神经形态学计算中的高并行设计思想，设计了多核并行结构来实现硬件加速；然后，根据脉冲数据传输稀疏性的特点，采用基于事件驱动的数据传输与处理方式，设计了一对一的核间传输机制，减小了用于通信的硬件资源并提高了数据传输效率；其次，提出了按行的数据存放方式来加快膜电压数据在存储器的存取效率；最后，设计了结合查找表与异或的电路结构，可以快速的将事件向量转变为地址事件表达(AER)格式。采用所提加速器设计方案在现场可编程逻辑门阵列(FPGA)开发板上进行优化和部署。实验结果表明：当时钟频率采用100 MHz时，识别单张手写数字图像所需能量为1.04 mJ,仅为2.2 GHz通用中央处理器(CPU)上的串行软件程序的1/1 453.8。该加速器设计方案适用于实时性要求高和能量受限的实际场景。