| 低功耗H.264Baseline解石码IP核设计 |
| |
| 引用本文： | 朱坤旺,傅文渊,凌朝东.低功耗H.264Baseline解石码IP核设计[J].华侨大学学报(自然科学版),2011,32(3):280-283. |
| |
| 作者姓名： | 朱坤旺 傅文渊 凌朝东 |
| |
| 作者单位： | 华侨大学信息科学与工程学院,福建泉州,362021;厦门市专用集成电路系统重点实验室,福建厦门,361008 |
| |
| 基金项目： | 福建省自然科学基金资助项目，福建省厦门市科技计划项目 |
| |
| 摘 要： | 采用环形码流缓冲结构、首"l"检测方法和优先级非均匀分割技术,设计一款低功耗H.264 Baseline视频解码IP核,并对该IP核进行了软件仿真和现场可编程门阵列(FPGA)验证.结果表明,该IP核的功耗为918 μW,降低了44%,H.264/AVC Baseline QCIF解码速度达到30帧·s-1,可满足实时...
|
| 关 键 词： | H.264解码器 IP核 低功耗 现场可编程门阵列 |
Design of Low-Power H.264 Baseline Decoder IP Core |
| |
| ZHU Kun-wang,FU Wen-yan,LING Chao-dong.Design of Low-Power H.264 Baseline Decoder IP Core[J].Journal of Huaqiao University(Natural Science),2011,32(3):280-283. |
| |
| Authors: | ZHU Kun-wang FU Wen-yan LING Chao-dong |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
