| 基于FPGA数字钟的设计与实现 |
| |
| 引用本文： | 王术群.基于FPGA数字钟的设计与实现[J].西南民族学院学报(自然科学版),2011(Z1):104-107. |
| |
| 作者姓名： | 王术群 |
| |
| 作者单位： | 西南民族大学电气信息工程学院 |
| |
| 摘 要： | 伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.
|
| 关 键 词： | EDA技术 现场可编程逻辑器件 Verilog HDL语言 MAX+PLUSHII 数字钟 |
Design and Implementation of Digital Clockon in FPGA |
| |
| WANG Shu-qun.Design and Implementation of Digital Clockon in FPGA[J].Journal of Southwest Nationalities College(Natural Science Edition),2011(Z1):104-107. |
| |
| Authors: | WANG Shu-qun |
| |
| Institution: | WANG Shu-qun(School of Electrical and Information Engineering,Southwest University for Nationalities,Chendu,610041,P.R.C.) |
| |
| Abstract: | 伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性. |
| |
| Keywords: | EDA technology FPGA Verilog HDL MAX+PLUSII Digital Clock |
| 本文献已被 维普 等数据库收录！ |
|
