| 基于 IP 核的嵌入式8051 VHDL设计及FPGA实现 |
| |
| 引用本文： | 卢贵主,周剑扬,夏斐斐,陈辉煌. 基于 IP 核的嵌入式8051 VHDL设计及FPGA实现[J]. 厦门大学学报(自然科学版), 2002, 41(2): 190-194 |
| |
| 作者姓名： | 卢贵主 周剑扬 夏斐斐 陈辉煌 |
| |
| 作者单位： | 厦门大学,计算机与信息工程学院,福建,厦门,361005 |
| |
| 基金项目： | 福建省自然科学基金资助项目 (F0 110 0 0 9) |
| |
| 摘 要： | 通过IP核的重用和外围电路的VHDL设计，采用高层综合的方法设计出与MCS－51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片并经过FPGA验证获得了满意的效果。该芯片的设计对于各川嵌入式系统（ES）和片上系统（SOC）的应用具有重要意义。
|
| 关 键 词： | IP核 FPGA实现 嵌入式微处理器 MCS－51系列 8051微处理器 VHDL 外围电路设计 |
| 文章编号： | 0438-0479(2002)02-0190-05 |
| 修稿时间： | 2001-10-16 |
The Design of IP Core Based Embedded 8051 Microprocessor and FPGA Implement |
| |
| LU Gui-zhu,ZHOU Jian-yang,XIA Fei-fei,CHEN Hui-huang. The Design of IP Core Based Embedded 8051 Microprocessor and FPGA Implement[J]. Journal of Xiamen University(Natural Science), 2002, 41(2): 190-194 |
| |
| Authors: | LU Gui-zhu ZHOU Jian-yang XIA Fei-fei CHEN Hui-huang |
| |
| Abstract: | An embedded microprocessor core used for ASIC's is presented, which is compatible with industrial standard MC8051 microprocessor. The core is designed by reusing IP core and high-level synthesis, and implemented successfully in FPGA devices. |
| |
| Keywords: | IP core design FPGA implement |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
