| 基于CVSL结构的组合逻辑选择性加固方案 |
| |
| 引用本文： | 韩健,梁华国,黄正峰,易茂祥. 基于CVSL结构的组合逻辑选择性加固方案[J]. 合肥工业大学学报(自然科学版), 2014, 0(12): 1468-1473 |
| |
| 作者姓名： | 韩健 梁华国 黄正峰 易茂祥 |
| |
| 作者单位： | 1. 合肥工业大学 计算机与信息学院,安徽 合肥,230009
2. 合肥工业大学 电子科学与应用物理学院,安徽 合肥,230009 |
| |
| 基金项目： | 国家自然科学基金资助项目(61274036;61106038;61106020;61371025);高等学校博士学科点专项科研基金资助项目,安徽高校省级自然科学研究重点资助项目 |
| |
| 摘 要： | 随着集成电路工艺进入微纳尺度,组合逻辑电路的软错误率不断增加,电路的可靠性受到严重威胁。传统的逻辑门加固结构通常会带来较大的面积开销。文章采用具有鲁棒容错性能的级联电压开关逻辑(cascade voltage switch logic,简称CVSL)门单元,提出CVSL门对结构对电路输出端进行选择性加固,以较小面积开销实现电路容错性能的大幅提升。Hspice仿真实验表明CVSL门对结构具有良好的容忍故障脉冲性能。ISCAS-89基准电路实验结果表明,被加固电路软错误防护率达90%以上,仅带来12.54%的面积开销,比CWSP单元加固法节省46.57%,比三模冗余结构加固法节省91.78%。
|
| 关 键 词： | 级联电压开关逻辑门 组合逻辑 软错误 选择性加固 |
Combinational logic selective hardening scheme based on CVSL structure |
| |
| HAN Jian,LIANG Hua-guo,HUANG Zheng-feng,YI Mao-xiang. Combinational logic selective hardening scheme based on CVSL structure[J]. Journal of Hefei University of Technology(Natural Science), 2014, 0(12): 1468-1473 |
| |
| Authors: | HAN Jian LIANG Hua-guo HUANG Zheng-feng YI Mao-xiang |
| |
| Affiliation: | HAN Jian;LIANG Hua-guo;HUANG Zheng-feng;YI Mao-xiang;School of Computer and Information,Hefei University of Technology;School of Electronic Science and Applied Physics,Hefei University of Technology; |
| |
| Abstract: | |
| |
| Keywords: | cascade voltage switch logic(CVSL) gate combinational logic soft error selective hard-ening |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
