|
|||||
|
|
| 多环锁相频率合成器的设计 | |
| 引用本文： | 邹胜福,徐志坚,王新.多环锁相频率合成器的设计[J].科技信息,2010(5):94-95. |
| 作者姓名： | 邹胜福 徐志坚 王新 |
| 作者单位： | 兰州大学信息科学与工程学院; |
| 摘 要： | 本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率，又得到了较高的频率分辨率。 |
| 关 键 词： | 多环频率合成器 直接数字频率合成 锁相频率合成环路 频率分辨率 |
| 本文献已被 CNKI 维普 等数据库收录！ | |