| 一种改进的流水线模数转换器结构 |
| |
| 引用本文： | 施宇峰,许俊,任俊彦,陈诚. 一种改进的流水线模数转换器结构[J]. 复旦学报(自然科学版), 2005, 44(6): 977-982 |
| |
| 作者姓名： | 施宇峰 许俊 任俊彦 陈诚 |
| |
| 作者单位： | 复旦大学,专用集成电路与系统国家重点实验室,上海,200433;复旦大学,专用集成电路与系统国家重点实验室,上海,200433;复旦大学,专用集成电路与系统国家重点实验室,上海,200433;复旦大学,专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 摘 要： | 在分析传统每级1．5位流水线模数转换器的基础上，提出了一种改进结构，该结构完全解决了传统结构因为最后一级的量化电平失调造成的非单调性问题，仿真结果表明改进后的10比特模数转换器在实际情况下的有效位数（ENOB）最大约有0．83bit的提高，且电路的功耗和面积增加量相对较小．
|
| 关 键 词： | 数模混合集成电路 流水线模数转换器 单调性 量化失调 数字校正 |
| 文章编号： | 0427-7104（2005）06-0977-06 |
| 收稿时间： | 2004-10-21 |
| 修稿时间： | 2004-10-21 |
An Improved Pipelined ADC Architecture |
| |
| SHI Yu-feng,XU Jun,REN Jun-yan,CHEN Cheng. An Improved Pipelined ADC Architecture[J]. Journal of Fudan University(Natural Science), 2005, 44(6): 977-982 |
| |
| Authors: | SHI Yu-feng XU Jun REN Jun-yan CHEN Cheng |
| |
| Abstract: | Based on analysis of the traditional 1.5-bit/stage pipelined ADC an improved architecture is presented. The non-monotonlcity of the traditional architecture caused at the last stage is eliminated. Simulation results show that for the improved 10-blt pipelined ADC maximum 0.83-bit ENOB over the traditional one can be achieved without much increase in power dissipation and area as it is implemented. |
| |
| Keywords: | mixed-signal integrated circuit pipelined ADC monotonicity level offset digital correction |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
