| 改进的基于STUMPS架构的BIST电路设计 |
| |
| 引用本文： | 李春伟 何振中 陈新武. 改进的基于STUMPS架构的BIST电路设计[J]. 科学技术与工程, 2007, 7(12): 2825-2829 |
| |
| 作者姓名： | 李春伟 何振中 陈新武 |
| |
| 作者单位： | 宁夏大学物理电气信息学院,银川,750021;华中科技大学多谱信息处理技术国防重点实验室,武汉,430074 |
| |
| 摘 要： | 传统的STUMPS测试方法,存在测试时间长和故障覆盖率不够高的缺点。现采用Test-Per-Clock方式和向量压缩的方法处理待测电路,减少测试时间;用随机测试模式加存储测试模式来提高故障覆盖率。经ISCAS85标准测试电路验证,新方案取得了令人满意的结果。
|
| 关 键 词： | 可测性设计 扫描测试 内建自测试 Test-Per-Clock 测试向量压缩 |
| 文章编号： | 1671-1819(2007)12-2825-05 |
| 修稿时间： | 2006-12-27 |
Improved Circuit Design of BIST Based on STUMPS |
| |
| LI Chun-wei,HE Zhen-zhong,CHEN Xin-wu. Improved Circuit Design of BIST Based on STUMPS[J]. Science Technology and Engineering, 2007, 7(12): 2825-2829 |
| |
| Authors: | LI Chun-wei HE Zhen-zhong CHEN Xin-wu |
| |
| Abstract: | |
| |
| Keywords: | DFT scan test BIST test-per-clock test-vector compression |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
|
点击此处可从《科学技术与工程》下载全文 |
