| 流水线模数转换器中高速低功耗开环余量放大器的设计 |
| |
| 引用本文： | 张鸿,陈贵灿,程军,贾华宇. 流水线模数转换器中高速低功耗开环余量放大器的设计[J]. 西安交通大学学报, 2008, 42(6): 751-755 |
| |
| 作者姓名： | 张鸿 陈贵灿 程军 贾华宇 |
| |
| 摘 要： | 为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5mW,在满幅度阶跃输入的情况下,输出建立时间小于3ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换.
|
| 关 键 词： | 模数转换器 流水线 开环余量放大器 数字校准 流水线模数转换器 高速低功耗 开环 余量 主放大器 设计 Converters Pipelined Amplifier Residue High Speed 采样率 数字校准 应用 建立时间 输出 情况 阶跃输入 仿真结果 响应速度 |
Low Power and High Speed Open-Loop Residue Amplifier for Pipelined Analog-to-Digital Converters |
| |
| ZHANG Hong,CHEN Guican,CHENG Jun,JIA Huayu. Low Power and High Speed Open-Loop Residue Amplifier for Pipelined Analog-to-Digital Converters[J]. Journal of Xi'an Jiaotong University, 2008, 42(6): 751-755 |
| |
| Authors: | ZHANG Hong CHEN Guican CHENG Jun JIA Huayu |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
