|
|||||
|
|
| 基于VHDL逻辑电路设计与应用 | |
| 引用本文： | 赖义汉.基于VHDL逻辑电路设计与应用[J].龙岩学院学报,2006,24(6):43-45. |
| 作者姓名： | 赖义汉 |
| 作者单位： | 龙岩学院物理与机电工程学院,福建,龙岩,364000 |
| 摘 要： | 随着集成电路技术的高速发展,VHDL已成为设计数字硬件时常用的一种重要手段。介绍EDA技术及VHDL语言特点,以串行加法器为例,分析串行加法器的工作原理,提出了一种基于VHDL语言的加法器设计思路,给出串行加法器VHDL源代码,并在MAX PLUSII软件上进行仿真通过。 |
| 关 键 词： | EDA VHDL 串行加法器 设计 应用 |
| 文章编号： | 1673-4629(2006)06-0043-03 |
| 修稿时间： | 2006年6月26日 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |