|
|||||
|
|
| CMOS集成电路的一种成品率优化方法 | |
| 引用本文： | 胡建平,叶锡恩,王伦耀.CMOS集成电路的一种成品率优化方法[J].浙江师范大学学报(自然科学版),2000,23(4):379-381. |
| 作者姓名： | 胡建平 叶锡恩 王伦耀 |
| 作者单位： | |
| 摘 要： | 利用各样本点ＰＳＰＩＣＥ模拟结果，结合秉参数抽样技术，提出了一种有效的集成电路成品率优化新方法，通过对ＣＭＯＳ集成运放的成品率优化证明了该方法的有效性和实用性。 |
| 关 键 词： | 集成电路 成品率优化 设计自动化 |
| 修稿时间： | 2000-06-15 |
| 本文献已被 维普 万方数据 等数据库收录！ | |