VHDL与仿真工具的应用 |
| |
引用本文: | 王观凤,王礼平. VHDL与仿真工具的应用[J]. 中南民族大学学报(自然科学版), 2002, 21(4): 50-52 |
| |
作者姓名: | 王观凤 王礼平 |
| |
作者单位: | 中南民族大学电子信息工程学院 |
| |
摘 要: | 介绍了国际标准硬件描述语言VHDL的特点和VHDL模拟仿真软件Active-VHDL3.2的功能、特点及相关功能的应用,给出了数字电路仿真时的6类激励信号源与参数的设置,并采用3种不同的信号激励设置方法,结合具体实例,进行了仿真。
|
关 键 词: | VHDL 仿真工具 数字电路仿真 激励源 硬件描述语言 HDPLD EDA 电子设计自动化 |
文章编号: | 1005-3018(2002)04-0050-03 |
修稿时间: | 2002-09-21 |
VHDL and Applications of Simulation Tool |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 维普 万方数据 等数据库收录! |
| 点击此处可从《中南民族大学学报(自然科学版)》浏览原始摘要信息 |
|
点击此处可从《中南民族大学学报(自然科学版)》下载全文 |