| 基于时分复用乘法器的FIR数字滤波器的设计 |
| |
| 引用本文： | 胡莉,曾高荣,陈红艳.基于时分复用乘法器的FIR数字滤波器的设计[J].西南科技大学学报,2004,19(2):1-6. |
| |
| 作者姓名： | 胡莉 曾高荣 陈红艳 |
| |
| 作者单位： | 西南科技大学信控学院,四川,绵阳,621010 |
| |
| 摘 要： | 数字滤波器有软件和硬件实现两种方法，主要讨论了时分复用乘法器的硬件方式，基于CPLD实现数字滤波器，并以一个17阶的FIR低通数字滤波器为例说明了该数字滤波器的实现及仿真过程。
|
| 关 键 词： | 时分复用乘法器 可编程逻辑器件 数字滤波器 时分复用 数字信号处理 |
| 文章编号： | 1671-8755(2004)02-0001-06 |
| 修稿时间： | 2003年11月27 |
The Design of Fir Fil Ter with Asic Chip |
| |
| Hu Li,Zeng Gaorong,Chen Hongyan.The Design of Fir Fil Ter with Asic Chip[J].Journal of Southwest University of Science and Technology,2004,19(2):1-6. |
| |
| Authors: | Hu Li Zeng Gaorong Chen Hongyan |
| |
| Abstract: | Implementation of Digital filter can be based on software and hardware. Time Division Multiplex is used to design digital filter on CPLD by the topic. As an example, a 17-rank FIR low passing Digital Filter is given to discuss the approach with FLEX10K20 of Altera Company, and the emulation is done. |
| |
| Keywords: | Digital Filter Programmable Logic Devices Time Division Multiplex |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
