|
|||||
|
|
| 采用Karatsuba算法在FPGA上实现双精度浮点乘法 | |
| 引用本文： | 康磊,徐英卓.采用Karatsuba算法在FPGA上实现双精度浮点乘法[J].西安石油大学学报(自然科学版),2014(1). |
| 作者姓名： | 康磊 徐英卓 |
| 作者单位： | 西安石油大学计算机学院; |
| 基金项目： | 国家自然基金资助项目(编号:51074125) |
| 摘 要： | 双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少。 |
| 关 键 词： | 双精度浮点数 浮点乘法 Karatsuba算法 FPGA |
Implement of double-precision floating-point multiplier based on FPGA using Karatsuba algorithm |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ | |