基于Verilog的单精度浮点数乘法器的设计与实现期刊界 All Journals 搜尽天下杂志传播学术成果专业期刊搜索期刊信息化学术搜索

基于Verilog的单精度浮点数乘法器的设计与实现

作者单位：	河北工业大学信息工程学院,天津,300401;河北工业大学信息工程学院,天津,300401

摘要：
关键词：	浮点数乘法器 Verilog
本文献已被万方数据等数据库收录！