| 基于FPGA的高速多模式PN码并行产生算法研究 |
| |
| 引用本文： | 李坤龙.基于FPGA的高速多模式PN码并行产生算法研究[J].科学技术与工程,2011,11(13):2962-2966. |
| |
| 作者姓名： | 李坤龙 |
| |
| 作者单位： | 1. 中国科学院电子学研究所,北京,100190;中国科学院研究生院,北京,100039
2. 中国科学院电子学研究所,北京,100190 |
| |
| 摘 要： | 介绍了一种高速并行多模式伪随机码(Pseudo-random Number,PN)的实现方法,可以有效提高伪随机序列运算速率。与传统的串行伪随机序列发生器结构比,并行伪随机序列运算速度可以提高L倍,其中L为并行路数。首先从理论上分析了基于伪随机序列的并行多模式实现原理。然后以四路并行为例,对伪随机序列运算做了仿真验证。最后在X ilinx的V ir-tex4系列芯片上实现了并行多模式伪随机序列。现场编程门阵列(F ield Programm ab le Gate Array,FPGA)编译以及测试结果表明,该序列发生器仅占用少量的资源。设计方案已经在卫星通信系统中得到应用。
|
| 关 键 词： | 伪随机序列 高速 并行 多模式 FPGA |
| 收稿时间： | 2011/2/23 0:00:00 |
| 修稿时间： | 2011/2/23 0:00:00 |
Research on Parallel Algorithm of Implementing High Speed Multi-Mode Pseudo-Random Number Based on FPGA |
| |
| likunlong.Research on Parallel Algorithm of Implementing High Speed Multi-Mode Pseudo-Random Number Based on FPGA[J].Science Technology and Engineering,2011,11(13):2962-2966. |
| |
| Authors: | likunlong |
| |
| Institution: | 1(Institute of Electronics,the Chinese Academy of Science1,Beijing 100190,P.R.China;Graduate University,the Chinese Academy of Science2,Beijing 100190,P.R.China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
| 点击此处可从《科学技术与工程》下载免费的PDF全文 |
|
