| 一种雷达信号侦察处理器的设计与实现 |
| |
| 引用本文： | 罗跃东,陈禾,王晓君. 一种雷达信号侦察处理器的设计与实现[J]. 北京理工大学学报, 2008, 28(4): 352-355 |
| |
| 作者姓名： | 罗跃东 陈禾 王晓君 |
| |
| 作者单位： | 北京理工大学,信息科学技术学院电子工程系,北京,100081 |
| |
| 摘 要： | 研究一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理器.该处理器由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测,FPGA以分布式、多总线、并行、流水方式工作.可检测最多4个同时到达的脉冲雷达信号的载波频率及脉冲描述字等参数,当采用256 K(1 K=1024)点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms.由一块板卡完成了数据的接收、运算和时频域信号检测等工作.
|
| 关 键 词： | 数字接收机 信号处理器 现场可编程门阵列(FPGA) 快速傅里叶变换(FFT) |
| 文章编号： | 1001-0645(2008)04-0352-04 |
| 收稿时间： | 2007-07-04 |
| 修稿时间： | 2007-07-04 |
Design and Implementation of a Processor for Radar Signal Reconnaissance |
| |
| LUO Yue-dong,CHEN He and WANG Xiao-jun. Design and Implementation of a Processor for Radar Signal Reconnaissance[J]. Journal of Beijing Institute of Technology(Natural Science Edition), 2008, 28(4): 352-355 |
| |
| Authors: | LUO Yue-dong CHEN He WANG Xiao-jun |
| |
| Affiliation: | Department of Electronic Engineering, School of Information Science and Technology, Beijing Institute of Technology, Beijing 100081, China;Department of Electronic Engineering, School of Information Science and Technology, Beijing Institute of Technology, Beijing 100081, China;Department of Electronic Engineering, School of Information Science and Technology, Beijing Institute of Technology, Beijing 100081, China |
| |
| Abstract: | |
| |
| Keywords: | digital receiver signal processor field programmable gate array(FPGA) fast Fourier transform(FFT) |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《北京理工大学学报》浏览原始摘要信息 |
|
点击此处可从《北京理工大学学报》下载全文 |
|
