|
|||||
|
|
| 基于忆阻器蕴含门的逻辑电路综合进化算法 | |
| 作者单位： | ;1.西安电子科技大学电子工程学院;2.西安石油大学计算机学院 |
| 摘 要： | 为了减小电路延迟,提出基于忆阻器蕴含门的逻辑电路综合多阶段进化算法(IMP-ELS),求得在工作忆阻器数目取不同值的条件下的脉冲数优化电路.将问题建模为等式约束下的最小化问题,当约束违反降低到一定程度时,通过判别当前最优解与待求函数真值表符合的条件,计算与、或、异或三种余项函数之一,将其作为新的待求函数,启动新一轮进化,从而保证得到电路的可行解;设计蕴含门逻辑电路编码及初始化方法,减少随机初始化种群中的非法解和冗余门.对2~11bit标准逻辑函数测试结果表明:当工作忆阻器数目由2增大到3时,该算法对82%的测试函数平均脉冲数降低了28%. |
| 关 键 词： | 忆阻器 实质蕴含 逻辑电路综合 进化算法 余项函数 |
Evolutionary algorithm for logic circuit synthesis with memristor-based implication gate |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ | |