| 复杂可编程逻辑器件设计中延时影响的仿真分析 |
| |
| 引用本文： | 陈帅,钟先信,邵小良.复杂可编程逻辑器件设计中延时影响的仿真分析[J].华南理工大学学报(自然科学版),2005,33(6):28-31. |
| |
| 作者姓名： | 陈帅 钟先信 邵小良 |
| |
| 作者单位： | 重庆大学,光电技术及系统教育部重点实验室,重庆,400044 |
| |
| 基金项目： | 国家重点基础研究发展规划项目(G1999033105)，重庆市科技计划项目(8673)，安徽省高等学校自然科学基金资助项目(2005KJ092)，淮南师范学院青年教师自然科学基金资助项目(2004LKQ01) |
| |
| 摘 要： | 为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律，针对数字逻辑延时单元核的数学模型，采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核，通过数字核复用建立了多延时单元部件，并运用电子设计自动化软件，通过选择不同的复杂可编程器件对延时单元进行了仿真分析、结果表明，数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关．所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据．
|
| 关 键 词： | 复杂可编程逻辑器件 复杂数字逻辑设计 延时单元核 仿真 分析 |
| 文章编号： | 1000-565X(2005)06-0028-04 |
| 修稿时间： | 2004年7月9日 |
Delay Simulation and Analysis in the Design of Complicated Programmable Logic Devices |
| |
| CHEN Shuai,ZHONG Xian-xin,SHAO Xiao-liang.Delay Simulation and Analysis in the Design of Complicated Programmable Logic Devices[J].Journal of South China University of Technology(Natural Science Edition),2005,33(6):28-31. |
| |
| Authors: | CHEN Shuai ZHONG Xian-xin SHAO Xiao-liang |
| |
| Abstract: | |
| |
| Keywords: | complicated programmable logic device complicated digital logic design delay unit core simulation analysis |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
