| 基于Verilog HDL设计的PWM输出控制 |
| |
| 引用本文： | 孙朝霞.基于Verilog HDL设计的PWM输出控制[J].井冈山学院学报,2007,28(12):30-32. |
| |
| 作者姓名： | 孙朝霞 |
| |
| 作者单位： | 淮安信息职业技术学院信息与通信工程系 江苏淮安223003 |
| |
| 摘 要： | 介绍了一种利用硬件描述语言Verilog HDL设计PWM输出控制的方法,用以实现电机控制、交流检测等功能。并以电机控制为例,重点对硬件电路和软件设计进行了论述。与纯硬件电路相比,硬件描述语言VerilogHDL设计的电路可以根据需要随时进行改变,使得电路的实时性和设计弹性得到了较大的提高。
|
| 关 键 词： | Verilog HDL PWM 设计方法 |
| 文章编号： | 1673-4718(2007)12-0030-03 |
| 修稿时间： | 2007年6月26日 |
Design of The PMW output control based on verilog HDL |
| |
| SUN Zhao-xia.Design of The PMW output control based on verilog HDL[J].Journal of Jinggangshan University,2007,28(12):30-32. |
| |
| Authors: | SUN Zhao-xia |
| |
| Abstract: | |
| |
| Keywords: | Verilog HDL PWM design method |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
