| Flash IP核的版图设计技术 |
| |
| 引用本文： | 黄义定,李鉴,臧佳峰,石振岩. Flash IP核的版图设计技术[J]. 科技信息, 2007, 0(36): 75-76,132 |
| |
| 作者姓名： | 黄义定 李鉴 臧佳峰 石振岩 |
| |
| 作者单位： | 南阳师范学院 河南南阳473061(黄义定)，南阳理工学院 河南南阳473004(李鉴)，江南大学 江苏无锡214122(臧佳峰)，邓州市第一职业高中 河南郑州474750(石振岩) |
| |
| 摘 要： | 本文首先论述了版图设计的必要性,接着对分别介绍了Flash IP核中出现的大尺寸晶体管、电容、电阻、灵敏放大器、和减小噪声的版图设计技术。利用在Candece工具版图设计通过了DRC和LVS验证。
|
| 关 键 词： | 版图 晶体管 电容 电阻 灵敏放大器 噪声 |
Design techniques for Flash IP layout |
| |
| Huang Yiding Li Jian Zang Jiafeng Shi Zhenyan. Design techniques for Flash IP layout[J]. Science, 2007, 0(36): 75-76,132 |
| |
| Authors: | Huang Yiding Li Jian Zang Jiafeng Shi Zhenyan |
| |
| Affiliation: | Huang Yiding1 Li Jian2 Zang Jiafeng3 Shi Zhenyan4 |
| |
| Abstract: | The necessity of layout design is discussed first. The various design techniques for Flash IP layout, such as large size transistor , capacitor , resistor ,sense amplifier and reducing noise are presented. The layout design is accorded with DRC and LVS by Candece. |
| |
| Keywords: | Layout transistor capacitor resistor sense amplifier noise |
| 本文献已被 CNKI 维普 等数据库收录！ |
