| 基于FPGA的千兆硬件防火墙高速数据缓冲设计 |
| |
| 引用本文： | 王洁,唐朔飞,季振洲,胡铭增.基于FPGA的千兆硬件防火墙高速数据缓冲设计[J].哈尔滨商业大学学报(自然科学版),2004,20(5):519-523. |
| |
| 作者姓名： | 王洁 唐朔飞 季振洲 胡铭增 |
| |
| 作者单位： | 哈尔滨工业大学,计算机科学与工程系,黑龙江,哈尔滨,150001;哈尔滨工业大学,计算机科学与工程系,黑龙江,哈尔滨,150001;哈尔滨工业大学,计算机科学与工程系,黑龙江,哈尔滨,150001;哈尔滨工业大学,计算机科学与工程系,黑龙江,哈尔滨,150001 |
| |
| 基金项目： | “十五”国防预研项目(41316.3.3). |
| |
| 摘 要： | 千兆硬件防火墙将在网络安全体系中起到非常重要的作用，数据缓冲是连接MAC与规则匹配和状态检测的枢纽．高速数据缓冲的良好设计是突破吞吐速率瓶颈的关键．提出了一种基于FPGA的千兆硬件防火墙高速数据缓冲的实现方法，订制并精简了WISHBONE总线互连的方式，提出MAC与数据缓冲数据透明的设计方案从而大大提高通讯性能，给出了利用FPGA的BLOCK RAM实现同步／异步FIFO的一般方法，提出延迟判定和数据预取的方式解决空满判定和串联BLOCK RAM访问时延问题．高速数据缓冲的设计具有一定的通用性．
|
| 关 键 词： | FPGA WISHBONE 数据缓冲 FIFO 预取 |
| 文章编号： | 1672-0946(2004)05-0519-04 |
| 修稿时间： | 2004年3月25日 |
Study on high-speed data buffer design on gigabit hardware firewall based on FPGA |
| |
| Abstract: | |
| |
| Keywords: | FPGA WISHBONE data buffer FIFO prefetch |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
