可配置并行HEVC去块滤波VLSI设计 |
| |
引用本文: | 路伟,余宁梅,南江涵,王冬芳.可配置并行HEVC去块滤波VLSI设计[J].西安理工大学学报,2014(1):46-51. |
| |
作者姓名: | 路伟 余宁梅 南江涵 王冬芳 |
| |
摘 要: | 提出了一种滤波单元数可配置的HEVC去块滤波器VLSI结构。通过对HEVC的去块滤波算法分析,针对滤波块间相互独立进行滤波的特性,设计了滤波单元数可配置的并行结构。该结构将滤波单元设计成基本单元,数量可调节。在提高了吞吐率和计算效率的同时,解决了VLSI设计中面积过大的问题。并设计了转置模块,有效地对数据进行调整,以提高流水线运行效率。在SMIC 0.13μm工艺库下,进行逻辑综合,滤波单元采用4个,系统总门数为59.7K。在时钟频率300MHz下,可处理3840×2160@33fps的视频序列。
|
本文献已被 CNKI 等数据库收录! |
|