|
|||||
|
|
| 时序逻辑电路的设计 | |
| 引用本文： | 袁德荣.时序逻辑电路的设计[J].高等函授学报(自然科学版),1996(2):31-33. |
| 作者姓名： | 袁德荣 |
| 作者单位： | 湖北大学物理系 |
| 摘 要： | 时序逻辑电路是具有记忆功能的电路,它的输出状态不仅与输入变量有关,还与电路的原有状态有关,因此,其分析与设计较之组合逻辑电路相对复杂一些。时序电路的基本单元是具有两个稳态的触发器。如果所有的触发器由同一时钟触发,则为同步时序电 |
| 关 键 词： | 时序逻辑电路 数字电路 电路分析 电路设计 触发器 电路状态 |
| 本文献已被 CNKI 维普 等数据库收录！ | |