|
|||||
|
|
| 基于FPGA的以太网与E1网中的同步动态随机存储控制器设计 | |
| 作者姓名： | 符世龙 陈松岩 |
| 作者单位： | 厦门大学物理与机电工程学院 |
| 基金项目： | 福建省自然科学基金项目(2012H0038) |
| 摘 要： | 为了实现不同速率数据链路通信的相互转换,提出了一种利用现场可编程门序列(FPGA)设计并实现可对同步动态随机存储器(SDRAM)进行数据缓存并高速读写的控制器.该控制器采取状态机和令牌环机制,通过对SDRAM操作,实现了双向4路的跨时钟域的匹配.该控制器适用于任意长度的以太网帧和其他类型的数据相互转换. |
| 关 键 词： | 同步动态随机存储器 跨时钟域通信 现场可编程门序列 以太网帧 |
| 本文献已被 CNKI 等数据库收录！ | |