| 快速跳频PLL中杂散抑制比的最佳设计值 |
| |
| 引用本文： | 夏定元,王卫东,郑继禹. 快速跳频PLL中杂散抑制比的最佳设计值[J]. 系统工程与电子技术, 2004, 26(1): 11-13 |
| |
| 作者姓名： | 夏定元 王卫东 郑继禹 |
| |
| 作者单位： | 桂林电子工业学院通信与信息工程系,广西,桂林,541004 |
| |
| 摘 要： | 系统地研究了快速跳频PLL中杂散来源,给出了环路杂散模型,定义了杂散抑制比。定性分析了MF SK FH通信系统检测误码率Pe与杂散抑制比λ之间的关系,并通过计算机辅助分析,定量计算出误码率与杂散抑制比的关系曲线。实验结果表明,MFSK FH通信系统中存在一个杂散抑制比的最佳设计值,约为-50dB,它为快速跳频PLL的优化设计提供了参考依据。
|
| 关 键 词： | 跳频通信 频率合成 锁相环 杂散抑制比 |
| 文章编号： | 1001-506X(2004)01-0011-03 |
| 修稿时间： | 2003-02-22 |
Optimum design value for spur suppression ratio in rapid frequency hopped PLL |
| |
| XIA Ding-yuan,WANG Wei-dong,ZHENG Ji-yu =. Optimum design value for spur suppression ratio in rapid frequency hopped PLL[J]. System Engineering and Electronics, 2004, 26(1): 11-13 |
| |
| Authors: | XIA Ding-yuan WANG Wei-dong ZHENG Ji-yu = |
| |
| Abstract: | |
| |
| Keywords: | frequency-hopped communication frequency synthesis PLL spur suppression ratio |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
