| FFT处理器的高密度可编逻辑器件实现 |
| |
| 引用本文： | 唐治德 姚玉坤 等. FFT处理器的高密度可编逻辑器件实现[J]. 重庆大学学报(自然科学版), 2001, 24(3): 80-82 |
| |
| 作者姓名： | 唐治德 姚玉坤 等 |
| |
| 作者单位： | 重庆大学电气工程学院!重庆400044 |
| |
| 摘 要： | 为了提高快速离散傅立叶变换（FFT）的处理速度，研究了一种宜于高密度可编逻辑器件（CLPD）实现FFT处理器的硬件结构，并利用CPLDFLEX10K设计和实现了128点FFT单片处理器，系统的仿真表明，该处理器运算结果正确，在系统时钟频率为20MHz时，128点复数FFT处理器的计算时间小于230us。研究表明：CPLD与FFT的结合将提高FFT的处理速度，从而使FFT的应用更加广泛。
|
| 关 键 词： | 快速离散 傅立叶变换 FFT 可编逻辑器件 逻辑设计 数字信号处理 |
| 文章编号： | 1000－582x（2001）03－0080-03 |
| 修稿时间： | 2000-08-30 |
Complex Programmable Logic Devices Implementation of FFT Processor |
| |
| TANG Zhi-de,YAO Yu-kun,LIU Xiao-ming. Complex Programmable Logic Devices Implementation of FFT Processor[J]. Journal of Chongqing University(Natural Science Edition), 2001, 24(3): 80-82 |
| |
| Authors: | TANG Zhi-de YAO Yu-kun LIU Xiao-ming |
| |
| Abstract: | In order to accelerate the working speed of a FFT processor, this paper presents a hardware structure of a FFT processor, which is suitable for CPLD , and the 128-point FFT single-chip processor is realized by means of FLEX10K CPLD and MAX+PLUS II software. The calculation time of the processor is less than 230uS. The research proves that the combination of CPLD and FFT increases the working speed of FFT processors and raise the level of application . |
| |
| Keywords: | FFT PLD logic design |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《重庆大学学报(自然科学版)》浏览原始摘要信息 |
|
点击此处可从《重庆大学学报(自然科学版)》下载全文 |
