| 用于设计再利用的信头差错控制模块组 |
| |
| 引用本文： | 支军,魏少军,陈弘毅. 用于设计再利用的信头差错控制模块组[J]. 清华大学学报(自然科学版), 1999, 0(1) |
| |
| 作者姓名： | 支军 魏少军 陈弘毅 |
| |
| 作者单位： | 清华大学,微电子学研究所,北京,100084 |
| |
| 基金项目： | 科技部专项基金，中国科学院资助项目，清华大学校科研和教改项目 |
| |
| 摘 要： | 设计再利用是目前提高集成电路设计效率的重要手段，功能模块的开发及其应用是提高设计再利用率的主要方法。本文通过异步传递方式中信头差错控制模块组的设计，阐明基于设计再利用的功能模块的设计流程。采用元件建模、算法推导、结构规划，行为描述、功能验证、综合优化及文档制备的设计流程，得到了适于并行实时实现的信头差错控制模块组。与传统的流程相比，突出了模块建模的完备性、硬件实现算法分析推导的重要性、硬件描述的通用性和可读性以及完备的文档在再利用过程中的重要作用。文中采用的设计流程适于开发设计再利用的模块，得到的差错控制模块组适于在异步传递方式处理芯片设计中再利用。
|
| 关 键 词： | 设计再利用 异步传递方式 信头差错控制 功能模块 |
Header error control functional blocks for design reuse |
| |
| ZHI Jun,WEI Shaojun,CHEN Hongyi. Header error control functional blocks for design reuse[J]. Journal of Tsinghua University(Science and Technology), 1999, 0(1) |
| |
| Authors: | ZHI Jun WEI Shaojun CHEN Hongyi |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
