首页 | 本学科首页   官方微博 | 高级检索  
     

高性能低功耗10 bit 100 MS/s SAR ADC
引用本文:廉鹏飞,易波,吴斌,王晗. 高性能低功耗10 bit 100 MS/s SAR ADC[J]. 华中科技大学学报(自然科学版), 2018, 0(3): 1-6
作者姓名:廉鹏飞  易波  吴斌  王晗
作者单位:中国科学技术大学物理学院;中国科学院微电子学院;北京中科睿微电子技术有限公司模拟射频部;
摘    要:设计了一种高性能低功耗的10 bit 100 MS/s逐次逼近寄存器(SAR)模数转换器(ADC).基于优值(FOM)设计了一种数模转换器(DAC)单元电容确定法,从而实现了ADC性能和功耗之间的最优折中,得到了最小的后仿真优值为17.92 f J/步,以及与之对应的最优单元电容值1.59 f F.为了减小输入共模电压变化引起的信号敏感性失调,设计了改进的P型输入动态预放大锁存比较器,比较器采用共源共栅结构(cascode)作为P型预放大器的偏置,从而增加了预放大器的共模抑制比(CMRR).模数转换器采用1层多晶硅8层金属(1P8M)55 nm互补型金属氧化物半导体(CMOS)工艺进行了流片验证,在1.3 V电压和100 MS/s采样率的环境下进行测试,信噪失真比(SNDR)的值为59.8 d B,功耗为1.67 mW,有效电路面积仅为0.016 2 mm~2.

关 键 词:高性能  低功耗  模数转换器  逐次逼近寄存器  优值(FOM)  动态预放大锁存比较器

High performance low power 10 bit 100 MS/s SAR ADC
Abstract:
Keywords:
本文献已被 CNKI 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号