| 一种基于标准单元芯片电源线网的静态电压降的分析方法 |
| |
| 引用本文： | 王晓,毛军发,李晓春.一种基于标准单元芯片电源线网的静态电压降的分析方法[J].上海交通大学学报,2007,41(8):1362-1365. |
| |
| 作者姓名： | 王晓 毛军发 李晓春 |
| |
| 作者单位： | 上海交通大学,电子工程系,上海,200240 |
| |
| 基金项目： | 国家自然科学基金;上海市AM基金;高等学校博士学科点专项科研项目 |
| |
| 摘 要： | 提出了一种对基于标准单元芯片计算其电源线网的静态电压降的分析方法.该方法通过计算每个标准单元的功耗得到其电流源模型,然后采用导线电阻模型和标准单元等效电流源模型生成电路网络,运用逐次块松弛迭代方法求解由上述网络生成的改进节点法方程.仿真结果表明,所提出的方法能与SPICE达到同样的精度,且计算速度更快,使用内存更少.
|
| 关 键 词： | 集成电路 标准单元 芯片 电压降 |
| 文章编号： | 1006-2467（2007）08-1362-04 |
| 修稿时间： | 2006-07-22 |
A Static Voltage Drop Analysis Method of Standard Cell Chip |
| |
| WANG Xiao,MAO Jun-fa,LI Xiao-chun.A Static Voltage Drop Analysis Method of Standard Cell Chip[J].Journal of Shanghai Jiaotong University,2007,41(8):1362-1365. |
| |
| Authors: | WANG Xiao MAO Jun-fa LI Xiao-chun |
| |
| Institution: | Dept. of Electronic Eng. , Shanghai Jiaotong , LI Xiao-chun Univ., Shanghai 200240, China |
| |
| Abstract: | By this analysis method,through the calculation of power consumption of every single cell,the current model is obtained.Then the circuit network is generated using resistance interconnect model and standard cell equivalent current model.Successive over relaxation(SOR) block iterative method is used to calculate the modified node analysis equation obtained from the network,which achieves the same accuracy with faster calculation speed and less memory usage in comparison with SPICE. |
| |
| Keywords: | integrated circuit standard cell chip voltage drop |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
