| 一种用于高速逻辑电路综合优化的新算法 |
| |
| 引用本文： | 申旦,林争辉. 一种用于高速逻辑电路综合优化的新算法[J]. 上海交通大学学报, 2001, 35(2): 212-215 |
| |
| 作者姓名： | 申旦 林争辉 |
| |
| 作者单位： | 上海交通大学大规模集成电路研究所, |
| |
| 基金项目： | 美国国家科学基金资助项目(5978East Asia and Pacific Program-9602485) |
| |
| 摘 要： | 提出了一种改进时序重排算法，使时序重排可以更有效地与其他组合优化算法结合起来共同提高同步时序电路的速度。在各种不同的测试电路上得到的实验结果显示，这种算法在与其他组合优化方法的结合上，较以往的时序重排算法有很大的改进。
|
| 关 键 词： | 电路综合 电子设计自动化 时序重排 同步时序电路优化 大规模集成电路 |
| 文章编号： | 1006-2467(2001)02-0212-04 |
| 修稿时间： | 2000-05-18 |
Modified Retiming for theTiming Optimization of High Speed Logic Circuits |
| |
| Shen Dan,LIN Zheng-hui. Modified Retiming for theTiming Optimization of High Speed Logic Circuits[J]. Journal of Shanghai Jiaotong University, 2001, 35(2): 212-215 |
| |
| Authors: | Shen Dan LIN Zheng-hui |
| |
| Abstract: | Retiming is an effective technique to optimize the performance of synchronous sequential circuits. This paper proposed a new algorithm of retiming which can be combined well with other combinational optimization methods to speed up logic circuits. The experimental results from a variety of sequential benchmark circuits demonstrate a significant improvement over conventional retiming algorithms on the combination with other combinational optimization methods. |
| |
| Keywords: | circuits synthesis electron design automatical (EDA) retiming synchronous sequential circuits optimization |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
