| 用CPLD器件实现24位同步计数器的设计 |
| |
| 引用本文： | 杨培林.用CPLD器件实现24位同步计数器的设计[J].山西师范大学学报,1999,13(4):36-38. |
| |
| 作者姓名： | 杨培林 |
| |
| 作者单位： | 山西师范大学物理系 |
| |
| 基金项目： | 山西省普通高校教学研究课题 |
| |
| 摘 要： | 文章提出用AMD公司的CPLD器件MACH211SP实现24位同步计数器，给出了设计过程、ABEL语言源文件和实现结果．
|
| 关 键 词： | CPLD器件 计数器 软件 |
Designing 24 bit in Phase Counter by CPLD |
| |
| Yang Peilin.Designing 24 bit in Phase Counter by CPLD[J].Journal of Shanxi Teachers University,1999,13(4):36-38. |
| |
| Authors: | Yang Peilin |
| |
| Institution: | Yang Peilin |
| |
| Abstract: | The article put forward designing 24 bit in-phase counter byMACH211SP of AMD company. It presented designing course, ABEL language sourcefile and result. |
| |
| Keywords: | CPLD device Counter Software |
| 本文献已被 CNKI 维普 等数据库收录！ |
