| 基于VHDL的全数字分数分频器设计 |
| |
| 引用本文： | 尹辉炳,张涛.基于VHDL的全数字分数分频器设计[J].科学技术与工程,2006,6(12):1609-16111616. |
| |
| 作者姓名： | 尹辉炳 张涛 |
| |
| 作者单位： | 中国科学院上海技术物理研究所,上海,200083;中国科学院上海技术物理研究所,上海,200083 |
| |
| 摘 要： | 介绍了全数字化的分数分频器的两种设计方法，分析了它们的特点，然后采用VHDL硬件描述语言设计了全数字化的分数分频器，并且给出了设计任意分数分频器的方法。
|
| 关 键 词： | VHDL FPGA/CPLD 分数分频器 |
| 文章编号： | 1671-1815(2006)12-1609-04 |
| 收稿时间： | 2006-01-16 |
| 修稿时间： | 2006年1月16日 |
The Design of Total Digitized Fractional Frequency Divider Based on VHDL |
| |
| YIN Huibing,ZHANG Tao.The Design of Total Digitized Fractional Frequency Divider Based on VHDL[J].Science Technology and Engineering,2006,6(12):1609-16111616. |
| |
| Authors: | YIN Huibing ZHANG Tao |
| |
| Abstract: | |
| |
| Keywords: | VHDL FPGA/CPLD fractional frequency divider |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
| 点击此处可从《科学技术与工程》下载免费的PDF全文 |
