| 全数字化高速数传解调器的设计与实现 |
| |
| 引用本文： | 唐婷,杜瑜.全数字化高速数传解调器的设计与实现[J].科学技术与工程,2016,16(14). |
| |
| 作者姓名： | 唐婷 杜瑜 |
| |
| 作者单位： | 中国西南电子技术研究所,中国西南电子技术研究所 |
| |
| 摘 要： | 针对千兆量级高速数传信号解调器,给出一种全数字化解调方案。在FPGA中采用并行结构实现下变频、载波恢复、时钟恢复以及信道均衡。测试结果表明,该方案能有效的实现信息速率2 400 Mbps高速数传信号解调,解调损失小于2 d B。
|
| 关 键 词： | 高速数传 解调 FPGA 全数字 并行结构 |
| 收稿时间： | 2016/1/11 0:00:00 |
| 修稿时间： | 2016/1/11 0:00:00 |
The Design and Realization of fully-digitalized High-rate Data Demodulator |
| |
| Abstract: | For kilomega level high-rate data transmission demodulator, a fully-digitalized demodulation scheme is presented. Parallel structure is introduced to realize frequency down conversion, carrier recovery, clock recovery and channel equalizer. Test result indicates that this scheme can realize high-rate data transmission demodulation effectively with information rate 2400Mbps, demodulation loss is less than 2dB. |
| |
| Keywords: | High-rate Data Transmission Demodulation FPGA all-digital parallel structure |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《科学技术与工程》浏览原始摘要信息 |
| 点击此处可从《科学技术与工程》下载免费的PDF全文 |
|
