|
|||||
|
|
| 基于CPLD／FPGA的半整数分频器的设计 | |
| 作者姓名： | 汪霞 |
| 作者单位： | 兰州石化职业技术学院,甘肃兰州,730060 |
| 摘 要： | 本文以分频比为2.5的半整数分频器的设计为例，介绍了在MAX＋plus Ⅱ开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来实现半整数分频器的过程和方法。 |
| 关 键 词： | VHDL CPLD／FPGA 半整数分频 仿真 |
| 本文献已被 维普 万方数据 等数据库收录！ | |
|
||||||||||||||||||
|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |