|
|||||
|
|
| 8051芯片核的场可编程门阵列测试台设计 | |
| 引用本文： | 徐生菊.8051芯片核的场可编程门阵列测试台设计[J].青海大学学报,2004,22(4):69-72. |
| 作者姓名： | 徐生菊 |
| 作者单位： | 青海大学财经学院 青海西宁 810008 |
| 摘 要： | 针对8051芯片核的场可编程门阵列测试，提出了一种测试台的构建方法。从测试台的整体构成、存储器建立和测试程序装载三个方面描述测试台的构建过程。测试台是用标准硬件描述语言来建模的，其构建的方法还可以应用到其他微程序控制器或CPU核的测试中去。 |
| 关 键 词： | 8051芯片核 场可编程门阵列 标准硬件描述语言 |
| 文章编号： | 1006-8996(2004)04-0069-04 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |