基于FPGA的时间同步精度的设计与实现 |
| |
引用本文: | 宋鹏,田乐.基于FPGA的时间同步精度的设计与实现[J].西安工程科技学院学报,2014(1). |
| |
作者姓名: | 宋鹏 田乐 |
| |
作者单位: | 西安工程大学电子信息学院; |
| |
基金项目: | 陕西省自然科学基础研究计划资助项目(ZD13JC2-15) |
| |
摘 要: | 为了提高对时系统的精度,利用FPGA对传输对时信息进行解调.以北斗卫星的授时精度为基础,传输对时信息采用IRIG-B码,在FPGA对IRIG-B码解调中引入全数字Costas环,能够很好地提取出IRIG-B码的过零点信息,避免了过零点检测电路的零点漂移和脉冲抖动等问题.仿真结果表明,该算法减小了IRIG-B码的同步误差,提高了对时精度,达到电力系统中对时的精度要求.
|
关 键 词: | IRIG-B FPGA 时间同步 授时精度 |
本文献已被 CNKI 等数据库收录! |
|