首页 | 本学科首页   官方微博 | 高级检索  
     检索      

应用循环移位矩阵设计LDPC码译码器
引用本文:管武,董明科,项海格.应用循环移位矩阵设计LDPC码译码器[J].应用科学学报,2009,27(2):117-123.
作者姓名:管武  董明科  项海格
作者单位:北京大学信息科学技术学院,北京100871
摘    要:通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析,导出了其共同的基于循环移位矩阵的校验阵结构;设计了一种基于循环移位矩阵的LDPC码译码器,该译码器拥有每行块(列块)逐块、逐行块(列块)的半并行译码机制、通用的外信息存储单元和串行运算单元,可以用相同的结构实现不同码率的各种LDPC码. 采用该结构在Altera EP2S60芯片上实现了码长为8 064、比特码率为7/8, 6/8, 5/8, 4/8, 3/8 这5 个码率的多码率LDPC码译码器. 测试结果表明,译码器的有效符号速率达到80 Mbit/s.

关 键 词:低密度奇偶校验码(LDPC码)  译码器  循环移位矩阵  
收稿时间:2008-03-12
修稿时间:2008-12-19

Design of LDPC Coder-Decoder Based on Cyclic Shift Matrices
GUAN Wu,DONG Ming-ke,XIANG Hai-ge.Design of LDPC Coder-Decoder Based on Cyclic Shift Matrices[J].Journal of Applied Sciences,2009,27(2):117-123.
Authors:GUAN Wu  DONG Ming-ke  XIANG Hai-ge
Institution:School of Electronics Engineering and Computer Science, Peking University, Beijing 100871, China
Abstract:In this paper, the LDPC codes used in DVB-S2 and WiMAX are analyzed. A universal structure based on cyclic shift matrices is presented for these codes. A partially parallel decoder is designed with a universal storage resource reusing architecture and serial operation processors. This decoder has been implemented on an Altera EP2S60 platform, and can work for 8 064 bit code length at rates 7/8, 6/8, 5/8, 4/8 and 3/8. Test results show that its code throughput can approach 80 Mbit/s.
Keywords:low density parity check (LDPC) codes  decoder  cyclic shift matrices  
本文献已被 维普 万方数据 等数据库收录!
点击此处可从《应用科学学报》浏览原始摘要信息
点击此处可从《应用科学学报》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号