| 10Gbit/s 0.18μm CMOS1:4分接集成电路 |
| |
| 引用本文： | 沈桢,朱恩,赵文虎,王志功.10Gbit/s 0.18μm CMOS1:4分接集成电路[J].东南大学学报(自然科学版),2004,34(4):426-429. |
| |
| 作者姓名： | 沈桢 朱恩 赵文虎 王志功 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 研究了万兆以太网接收芯片结构,并在此基础上设计、流片和测试了高速1∶4分接芯片,采用0.18 μm CMOS工艺设计的1∶4分接电路,实现了满足10GBASE-R的10.312 5 Gbit/s数据的1∶4串/并转换,芯片面积1 100 μm×800 μm,在输入单端摆幅为800 Mv,输出负载50 Ω条件下,输出2.578 Gbit/s数据信号电压峰峰值为228 Mv,抖动为 4 ps RMS, 眼图的占空比为55.9%,上升沿时间为58 ps.在电源为 1.8 V时, 功耗为 500 Mw.电路最高可实现13.5 Gbit/s的4路分接.
|
| 关 键 词： | 万兆以太网 高速分接芯片 CMOS工艺 |
| 文章编号： | 1001-0505(2004)04-0426-04 |
| 本文献已被 万方数据 等数据库收录！ |
|
