首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   227篇
  免费   5篇
  国内免费   13篇
系统科学   6篇
丛书文集   9篇
教育与普及   1篇
综合类   229篇
  2022年   1篇
  2021年   3篇
  2020年   4篇
  2019年   4篇
  2018年   3篇
  2017年   1篇
  2015年   7篇
  2014年   10篇
  2013年   8篇
  2012年   6篇
  2011年   10篇
  2010年   9篇
  2009年   11篇
  2008年   17篇
  2007年   7篇
  2006年   18篇
  2005年   9篇
  2004年   15篇
  2003年   8篇
  2002年   5篇
  2001年   6篇
  2000年   5篇
  1999年   4篇
  1998年   7篇
  1997年   6篇
  1996年   7篇
  1995年   11篇
  1994年   7篇
  1993年   8篇
  1992年   4篇
  1991年   7篇
  1990年   1篇
  1989年   7篇
  1988年   2篇
  1987年   1篇
  1986年   3篇
  1985年   3篇
排序方式: 共有245条查询结果,搜索用时 31 毫秒
1.
智能数字锁相倍频技术研究   总被引:6,自引:0,他引:6  
为实现准周期信号的整周期同步采样分析,提出了一款基于单片机的智能数字锁相倍频器电路.该电路频率跟踪速度快。精度高,并能对输入信号的频率变化进行预测和补偿。  相似文献   
2.
提出了一种面向系统数学模型的模块连接式锁相环路计算机辅助分析方法,利用该方法,可对任意类型锁相环路的工作过程,时域特性,频域特性,捕捉过程及输入叠加噪声对锁相环路的影响等多方面进行计算机辅助分析,其特点是:1)原理简明,编程简单;2)不受锁上环咱阶数,输入信号形式及鉴相器类型的限制,可分析各种线性及非线性的锁相环路,适应能力强;3)可分析随机叠加输入噪声对锁相环路性能的影响,4)锁相五路各点工作状  相似文献   
3.
文章介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片TC9181的工作特性,给出了基于集成锁相环芯片TC9181的“吞除脉冲”式串行数字锁相频率合成器设计方法,为高频频率合成器的设计提供了一个较好的思路。  相似文献   
4.
三台多模激光强度的混沌同步   总被引:3,自引:0,他引:3  
对空间耦合的三台多模激光阵列的动力学行为进行了理论分析.当系统的泵浦受到调制时,在一定的参数范围内,第一台激光和第三台激光输出的总强度之间会出现很好的混沌同步,两台激光的对应模式之间也出现相应的混沌同步,但不同模式之间则是完全的混沌状态,而第一台、第三台激光与第二台激光的输出强度之间则没有混沌同步现象出现.每台激光的各个模式强度之间存在模式竞争现象,通过李雅普诺夫指数也可以看出系统处于混沌状态,  相似文献   
5.
研究了一种改进的比色高温计测量表面温度,测量范围为600~1200℃.将半球型镀金反射器置于比色高温计上,利用多次反射效应,可缩小两个接收波长的有效发射率之间的差异,从而减小比色高温计误差.研究了反射器对焦情况下的辐射特性,推导出有效发射率的表达式.为避免反射器对被测面温度场的破坏,设计了一套快速测量装置,每次测量需时0.7s.为验证其准确性,制作了平片热电偶,直接测量平片热电偶的表面温度.结果显示,与平片热电偶相比,测量误差小于1.1℃.  相似文献   
6.
利用美国Thorlabs公司生产的一种Ho3 :ZBLAN光纤,采用F-P腔型结构,在光纤长度为1.8 m时,获得了3μm和2μm波长的微弱级联振荡辐射。对于推动医用光纤激光领域的研究具有重要价值。  相似文献   
7.
利用延时反馈法实验研究单环掺铒光纤激光器的混沌行为,并利用时间序列和功率谱研究该系统的混沌特性.实验结果表明:通过在激光器系统中加入一个光学延时反馈回路,改变光延时反馈信号的强度和延迟时间可增加该单环掺铒光纤激光器系统的自由度;该单环掺铒光纤激光器可通过倍周期分岔途径产生混沌.  相似文献   
8.
Abstract: A radiation hard phase-locked loop (PLL) is designed at 2.5 GHz using silicon on sapphire complementary metal-oxide-semiconductor process. Radiation hardness is achieved through improving circuit design without sacrificing real estate. Stability is guaranteed by a fully self-bias architecture. The lock time of PLL is minimized by maximizing the loop bandwidth. Frequency tuning range of voltage controlled oscillator is significantly enhanced by a novel load configuration. In addition, multiple bias stages, asynchronous frequency divider, and silicon on sapphire process jointly make the proposed PLL more radiation hard. Layout of this PLL is simulated by Cadence Spectre RF under both single event effect and total induced dose effect. Simulation results demonstrate excellent stability, lock time < 600 ns, frequency tuning range [1.57 GHz, 3.46 GHz], and jitter < 12 ps. Through comparison with PLLs in literatures, the PLL is especially superior in terms of lock time and frequency tuning range performances.  相似文献   
9.
本文论述了数字锁相环位同步提取的原理和防止倒π误锁的方法,在此基础上,对相位抖动、同步带宽的制约因素作了分析,提出了不同设计要求对调整步数的选取原则.实验结果与理论分析相吻合.  相似文献   
10.
本文研究一类较复杂的锁相环路系统,研究当参数λ_i 满足何种条件时该系统出现混沌解.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号