智能数字锁相倍频技术研究

为实现准周期信号的整周期同步采样分析，提出了一款基于单片机的智能数字锁相倍频器电路．该电路频率跟踪速度快。精度高，并能对输入信号的频率变化进行预测和补偿。     

锁相环路计算机辅助分析的一种方法

提出了一种面向系统数学模型的模块连接式锁相环路计算机辅助分析方法，利用该方法，可对任意类型锁相环路的工作过程，时域特性，频域特性，捕捉过程及输入叠加噪声对锁相环路的影响等多方面进行计算机辅助分析，其特点是：１）原理简明，编程简单；２）不受锁上环咱阶数，输入信号形式及鉴相器类型的限制，可分析各种线性及非线性的锁相环路，适应能力强；３）可分析随机叠加输入噪声对锁相环路性能的影响，４）锁相五路各点工作状     

基于TC9181的数字锁相频率合成器的设计

文章介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片TC9181的工作特性,给出了基于集成锁相环芯片TC9181的“吞除脉冲”式串行数字锁相频率合成器设计方法,为高频频率合成器的设计提供了一个较好的思路。     

基于红外光的语音传输及中继系统设计

设计的红外通信及中继装置是以红外光为传输媒质,运用数字锁相环集成电路,实现红外语音的直接通信和经过多个中继节点的间接远距离通信。该装置由红外发射、接收以及中继部分组成,能够实现远距离的多方向、多节点语音传输,并且具有较高的传输速度、干扰小、系统稳定可靠、成本低廉、制作简单和传输距离可根据需要、利用多个中继节点延长的特点,在实际中有着很好的应用前景。     

Design of radiation hard phase-locked loop at 2.5 GHz using SOS-CMOS

Abstract: A radiation hard phase-locked loop (PLL) is designed at 2.5 GHz using silicon on sapphire complementary metal-oxide-semiconductor process. Radiation hardness is achieved through improving circuit design without sacrificing real estate. Stability is guaranteed by a fully self-bias architecture. The lock time of PLL is minimized by maximizing the loop bandwidth. Frequency tuning range of voltage controlled oscillator is significantly enhanced by a novel load configuration. In addition, multiple bias stages, asynchronous frequency divider, and silicon on sapphire process jointly make the proposed PLL more radiation hard. Layout of this PLL is simulated by Cadence Spectre RF under both single event effect and total induced dose effect. Simulation results demonstrate excellent stability, lock time < 600 ns, frequency tuning range [1.57 GHz, 3.46 GHz], and jitter < 12 ps. Through comparison with PLLs in literatures, the PLL is especially superior in terms of lock time and frequency tuning range performances.     

位同步提取中相位抖动、同步带宽与倒π误锁

本文论述了数字锁相环位同步提取的原理和防止倒π误锁的方法,在此基础上,对相位抖动、同步带宽的制约因素作了分析,提出了不同设计要求对调整步数的选取原则.实验结果与理论分析相吻合.     

一类锁相环路系统的混沌性态

本文研究一类较复杂的锁相环路系统,研究当参数λ_i 满足何种条件时该系统出现混沌解.     

超宽范围可变速率时钟恢复技术及其实现

针对多种速率卫星信号的接收,提出并实现了一种针对QPSK信号的20 Mbps~320 Mbps超宽范围可变速率的数字时钟恢复算法。基于直接数字频率合成技术,该算法利用超前-滞后型鉴相器组成时钟恢复数字锁相环路,并采用由时域分析得到的一些方法扩大捕捉范围、降低时钟抖动。计算机仿真和硬件实现的结果验证了该算法具有超宽的捕捉范围和良好的时钟抖动性能。     

锁相环直流调速系统及其稳定性分析

本文给出了一个在传统转速电流双闭环基础上增加锁相环路构成的直流调速系统。该系统具有稳定性好,稳态精度高,调速范围宽的优点。文中给出了系统的稳定性分析及参数设计方法。     

燕尾槽衬底内条形锁相列阵激光器的理论分析

作者采用耦合模理论,对自制的燕尾槽衬底内条形锁相列阵激光器的近场和远场特性进行了计算和分析.