C波段低剖面双圆极化微带阵列天线小型化设计

设计了一种工作在C波段的5×5小型化低剖面双圆极化微带阵列天线.与传统的阵列相比,通过相邻2×2子阵列的贴片交错,可以缩小单元间距,实现小型化;采用两个T型功分器馈电网络,同层分布,可以拓展带宽.测试结果表明,左右旋圆极化的阻抗带宽（VSWR<2）和轴比带宽（AR<3dB）分别达到20%和16%,在频段5.3-6.36 GHz内,左右旋增益最大值为15.2dBi.天线阵列尺寸为3.05λ0×2.74λ0×0.037λ0.     

阻容型分压器在脉冲电容器放电特性研究中的应用

该文设计了一种包括脉冲电阻分压器和高压云母电容器的阻容型分压器，用于脉冲电容器放电特性的实验研究。在脉冲电容器充电过程中，高压云母电容器承受高电压；在脉冲电容器放电过程中，脉冲电容器的瞬变电压在脉冲电阻分压器上产生输出电压。通过合理设计阻容分压器的电容、电阻值，可以准确测量脉冲电容器的充电电压和放电波形。该文用阻容型分压器分析了一种脉冲电容器的放电特性。     

测量GIS中快速暂态过电压的微积分系统响应特性研究

研制了用于测量ＧＩＳ中快速暂态过电压（ＶＦＴＯ）的微积分（Ｄ／Ｉ）系统。为了验证Ｄ／Ｉ系统实测ＶＦＴＯ的响应特性，安装了一套波阻抗为５０Ω的同轴传输单元，其传输性能良好，不会引起波的畸变。方波响应试验表明，Ｄ／Ｉ系统的方波响应时间为２．５ｎｓ，满足ＶＦＴＯ对测量系统的要求。另外，测量电极的杂散参数和传输电缆对Ｄ／Ｉ系统响应特性有较大影响，应特别注意减小对地杂散电容的影响。     

基于CPLD半整数分频器的设计

本设计是应用CPLD器件的特点和应用范围,利用VHDL硬件描述语言以及原理图的输入方式设计出占空比可调的半整数分频器,从而满足根据更改N值来实现不同分频系数分频器的设计要求。     

0.18μm CMOS高集成度可编程分频器的设计

采用标准0.18 μm CMOS工艺,提出了一种高集成度可编程分频器.该电路所采用技术的新颖之处在于：基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑.仿真结果表明,在1.8V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW.     

泵压双管水力反循环钻具中分流器的结构

根据泵压双管水力反循环连续取心钻进及其输送岩样的要求，论述了设计分流器的必要性，探讨了分流器应具备的水力特性、影响分流器结构的因素，最后确定简单可行的分流罩结构。     

基于PC机的数字程控分频器卡的研究与设计

本文以微型计算机为基础，提出了基于ＰＣ机的数字程控分频器卡的设计思想，阐述了硬件、软件设计的具体方法，应用这一思想和方法设计并实现了基于ＰＣ机的数字程控分频器卡。     

烟道气湿式净化新方法

本文提出了一种烟道气净化的新型净化装置，并对其进行了实验研究，分析了除尘机理．该装置采用三相分离元件，除雾、除尘效率高，同时还能减少有害气体的排放，是一种很有开发前景的新型湿式除尘技术     

基于FPGA的∑-△小数分频器实现

针对利用小数分频锁相环实现低相位噪声、高频谱纯度合成信号源的应用场合,提出了一种应用现场可编程逻辑阵列(FPGA)实现Sigma-Delta小数分频的方法。该方法利用现场可编程逻辑阵列的灵活性和常规小数分频器分频特点,在分析Sigma-Delta小数分频器调制原理和功率谱数学模型的基础上,实现了Sigma-Delta小数分频器。给出了实现方案的原理图和试验结果,通过硬件验证该方法的有效性。     

在锁相环吞脉冲频合器中实现可调小数分频

推导出了吞脉冲技术锁相环频率合成器的输出频率Ｆｏ、双模前置分频器的输出频率Ｆｐ和参考频率Ｆｒ之间的关系式．经宽覆盖（１３８．０００～１６７．０００ＭＨｚ）、高稳定度（１０－６）、多通道（每通道间隔２５ｋＨｚ）频合器实验论证，关系式成立．应用此关系式提出了一种新的小数分频理论和实现电路框图，该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾．