Cache中TLB的设计及优化

当今微处理器的设计中，为了加快虚拟地址向物理地址转换的速度，通常使用地址转换后备缓冲器TLB(translation lookaside buffer)来加快地址转化的速度．本论基于逆向设计，提出了一种可行的TLB结构，可完成地址转换的功能，并从硬件上支持了不同大小的页表格式．此外，通过引入DVS技术将TLB存储单元中的漏电功耗减少90％以上．     

代理服务器在校园网中的应用

随着网络技术的迅速发展，越来越多的计算机连入了Internet，各大重点院校也不例外地建立自己的校园网，但校园网统一分配的IP地址资源不足，仅能解决各个系部的一小部分的科室上Internet的需求。介绍解决这个问题的技术——代理服务器，为建设安全方便的校园网提供了理论依据。     

基于三层体系结构电子政务系统的JSP技术

引用国际先进的开发技术将三层网站体系结构应用于长春房地网。使用了面向对象数据库技术,并将连接池技术用于访问Oracle数据库,解决了网站中连接数据库的稳定性和连接效率问题。利用JSP(JavaServerPage)、Servlet、JavaBean、连接池、高速缓存等先进技术构建的电子政务系统,在可扩展性、效率和实用性等方面有了极大的提高。     

ARM926EJ-S处理器中Cache一致性问题的探讨

在基于高性能ARM 处理器的SoC结构中,Cache致性问题是系统稳定运行的潜在威胁,消除该障碍是 系统设计师必须解决的问题。介绍了ARM926EJ-S处理器内Cache的工作原理以及基于该处理器的典型SoC结 构,重点论述了产生Cache致性问题的原因,并提出具体的解决方法。相关测试表明该方法切实可行,能够有效 避免数据不一致情况的发生,已被成功应用于课题项目中。     

Turbo Pascal的并发程序单元

对用Turbo Pascal3.0实现的并发设施作了修改,修改后的子程序收入两个外部程序单元。它们可供Turbo Pascal 4.0及以上版本成功地调用。     

精简指令系统计算机(RISC)的存储体系

ＲＩＳＣ的性能与存储器系统的结构有紧密关系。文中分析了Ｃａｃｈｅ和主存储器对 Ｃｐｉ（每条指令的周期教）的影响。描述了基于 ＭＩＰＳ， ＳＰＡＲＣ， Ｍ８８０００等ＲＩＳＣ芯片的存储体系以及存储器结构与计算机性能的关系。讨论了哈佛结构、虚拟Ｃａｃｈｅ、物理 Ｃａｃｈｅ、 数据 Ｃａｃｈｅ的“写通”和“写回”方式等。最后介绍了作者所在单位设计的存储器系统的主要特点。     

VB与Fortran的混合编程

在一个大型应用软件的实现过程中 ,有时需要混合使用多种语言工具 ,以满足系统综合任务要求。本文详细介绍了VisualBasic与Fortran两种语言混合编程中的几个基础技术问题 ,并就两种语言之间调用约定的协调 ,包括标示符命名、参数传递方式等 ,以及动态链接库的导出和导入 ,给出了具体的实施方法。     

广西电子政务外网IPv6网络平台设计

【目的】设计一套适合于广西电子政务外网国际互联网协议第4版(Internet Protocol version 4,IPv4)网络向国际互联网协议第6版(Internet Protocol version 6,IPv6)网络过渡的平滑演进方案,以此为据指导建设广西电子政务外网IPv6网络平台。【方法】在广西电子政务外网基于多协议标签交换虚拟专用网络(MultiProtocol Label Switching Virtual Private Network,MPLS VPN)技术设计建设的IPv4网络平台基础上,采用IPv4/IPv6双栈技术建设IPv6平面,IPv6提供商边缘路由器技术(IPv6Provider Edge,6PE)和IPv6VPN提供商边缘路由器技术(IPv6VPN Provider Edge,6VPE),实现在IPv6平面建设完成前的政务外网IPv6用户接入,分阶段实施IPv4网络平滑过渡升级到纯IPv6网络。【结果】完成广西电子政务外网IPv6网络平台总体架构、演进路径设计,最终将政务外网建设成为纯粹的IPv6网络。【结论】平滑演进方案提供了一种持续性的业务迁移方式来实现广西电子政务外网网络平台支持IPv6的能力,并逐步演进为IPv6网络。     

缓冲区溢出攻击原理分析与防范方法研究

将分析缓冲区溢出攻击的原理,通过实例对缓冲区溢出攻击的产生进行分析.结合缓冲区溢出攻击的类型阐述了应当如何根据现实情况来采取相应的措施,来防范缓冲区溢出攻击和尽可能的降低其所带来的损失.     

一种全系统模拟器片上缓存动态功耗分析工具

通过分析各种缓存逻辑结构和管理策略条件下的访存行为而得出5个原子操作;依据其对缓存数据阵列和标记阵列及其内部结构的操作,估算了原子操作的动态功耗并统计出缓存的动态功耗;基于修改的Cacti 6.5软件计算缓存数据阵列和标记阵列及其内部结构的功耗参数,提出了一种可用于全系统模拟器Simics的缓存动态功耗分析工具PowerGC.同时,经多组实验验证了PowerGC性能的有效性.结果表明,PowerGC可以有效评估Simics中各种缓存逻辑结构和管理策略的动态功耗.